有效降低EMI干扰的PCB设计原则

发布时间:2024年01月17日

降低EMI干扰的一些PCB设计建议

1. 通过在所有信号下提供低阻抗、连续的返回路径来减少地面反弹,尤其是在表层布线时;

2. 保持所有走线距离板的边缘至少5倍信号线宽;

3. 对于关键信号,尽量采用带状线布局;

4. 将高速率/大电流的组件尽可能远离I/O连接区域放置;

5. 将去耦电容放置在芯片附近,以尽量减少高频电流在平面中的传播面积;

6. 将电源和接地面尽可能地放在相邻的层上;

7. 使用尽可能多的平行电源和地平面对;

8. 电源平面边缘应内缩,以小于接地平面的尺寸,并沿边缘在接地平面之间通孔互连;

9. 特殊情况下,可以考虑使用地平面作为表层;

10. 了解电路板的谐振频率,如果存在与使用时钟信号重叠的谐波,尝试改变封装的几何形状,以消除该谐波;

11. 避免信号参考不同的电源平面层;

12. 合理使用磁珠,用于消除表层谐振;

13. 尽量减少每对差分线之间的非对称现象;

14. PCB跨板设计时,在连接处使用共模电感;

15. 外接线缆时,在线缆上使用共模电感或者扼流圈;

16. 所有外部I/O信号进行低通滤波,使用可容忍的最长信号上升时间;

17. 可以考虑对时钟信号进行展频处理;

18. 连接屏蔽电缆时,尽量保障屏蔽层和金属机壳之间的接触完整,将屏蔽作为外壳的延伸;

19. 避免使用“猪尾巴”辫线用于线缆屏蔽层和金属机壳之间的连接;

20. PCB设计不能破坏金属机壳的完整性,孔缝的设计,其最大尺寸需要明显小于可能泄漏的最低频率辐射的波长;

21. 数量多而尺寸小的孔缝设计,屏蔽效果也会好于,数量少而尺寸大的孔缝设计。

以上内容摘选自“100+ PCB design guidelines to minimize signal integrity problems, Eric Bogatin”

文章来源:https://blog.csdn.net/2301_77080582/article/details/135612346
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。