【INTEL（ALTERA）】启用确定性延迟测量时，为什么 F-Tile 以太网英特尔? FPGA Hard IP 设计示例会出现恢复时序错误

发布时间：2024年01月24日

说明

由于对于 F-Tile 以太网英特尔? FPGA Hard IP的英特尔? Quartus? Prime Pro Edition 软件版本 22.4 中存在一个问题，当启用确定性延迟测量选项并生成示例设计时，您可能会观察到恢复时序故障。

方案

要变通解决此问题，将以下代码添加到?eth_f_ip.sdc 文件中：

eth_f_constraint_net_delay *\

*latency_measure_inst|async_pulse_gen_inst|async_pulse* \

2.2ns 1 0 0 0 1

eth_f_constraint_net_delay *\

*latency_measure_inst|async_pulse_gen_inst|cnt[*] \

2.2ns 1 0 0 0 1

文章来源:https://blog.csdn.net/sqqwm/article/details/135756286
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若内容造成侵权/违法违规/事实不符，请联系我的编程经验分享网邮箱：chenni525@qq.com进行投诉反馈，一经查实，立即删除！

【INTEL（ALTERA）】启用确定性延迟测量时，为什么 F-Tile 以太网 英特尔? FPGA Hard IP 设计示例会出现恢复时序错误

说明

方案

【INTEL（ALTERA）】启用确定性延迟测量时，为什么 F-Tile 以太网英特尔? FPGA Hard IP 设计示例会出现恢复时序错误