EDA期末突击

发布时间：2024年01月09日

。数模

1.1 进制转换

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

八位补码计算

1.2 化简函数

卡诺图
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
卡诺图另类的化简
在这里插入图片描述

1.3 逻辑图

看逻辑图

写表达式

在这里插入图片描述
在这里插入图片描述
列真值表，写出标准与或式
在这里插入图片描述

画逻辑图

在这里插入图片描述
————————————————
在这里插入图片描述

1.4 加法器

半加器

image-20240103150930116

全加器

image-20240103151029089

1.5 触发器

在这里插入图片描述

——————————————

image-20240105164040867

1.6 分析时序电路

在这里插入图片描述
——————————

在这里插入图片描述————————————————
1在这里插入图片描述2
在这里插入图片描述
3 在这里插入图片描述
4
在这里插入图片描述
5
在这里插入图片描述

1.7 设计时序逻辑电路

在这里插入图片描述
——————————————
例题1
1在这里插入图片描述
2
在这里插入图片描述
3
在这里插入图片描述
4
在这里插入图片描述

1.8 计数器

在这里插入图片描述
———————————————
在这里插入图片描述
——————————————
在这里插入图片描述

在这里插入图片描述

。EDA

1.1 小知识点

reg和wire

reg 主要用于存储状态，而 wire 主要用于信号传递和连接

分配语句的左侧必须是网络类型（例如wire），而过程赋值的左侧（在always 块中）必须是变量类型（例如reg）

always

在Verilog中，always @(*) 是一种敏感列表（sensitivity list）的方式，用于表示该部分的代码块应当在任何敏感信号发生变化时执行。这通常用于组合逻辑，其中输出应该根据输入的任何变化而变化。

有两种类型的always块相关：

  • 组合：always@(*) // 对所有输入信号的变化都敏感
  • 时钟：always@(posedge clk) // 在时钟信号的正边沿上执行的逻辑
    #negedge

Verilog 中有三种类型的赋值：

连续赋值（赋值 x = y;）。只能不在过程内部时使用（“始终阻止”）。
程序阻塞赋值：( x = y; )。只能在程序内部使用。
过程非阻塞赋值：( x <= y; )。只能在程序内部使用。
在组合的always块中，使用阻塞赋值。在时钟始终块中，使用非阻塞分配

initial

初始化模块

parameter

用于定义常量值的关键字

文章来源:https://blog.csdn.net/m0_74317362/article/details/135322758
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。
最新文章