FPGA物理引脚，原理（Pacakge and pinout）-认知3

发布时间：2024年01月18日

画FPGA芯片引脚封装图（原理），第一是参考开发板(根据一下描述了解总览），第二是研究Datasheet.
ASCII Pinout File
在这里插入图片描述
在这里插入图片描述

Zynq-7000 All Programmable SoC Packaging and Pinout(UG585)

1. Pacakge overview
1.1，PS引脚见UG585，Zynq-7000 All Programmable SoC Technical Reference Manual
1.2， Cofiguration
在这里插入图片描述
在这里插入图片描述
1.3, GPX资源，
Some part don’t have GTP transciever.
在这里插入图片描述
1.4， PS(SIO) & PS引脚的数量
在这里插入图片描述
2. 引脚定义
Config, Power, PS(上电时序, reset, ddr, MIO,）, PL(XADC, MGTx, PL clock)
Pin out diagram, I/O bank, memory grouping
在这里插入图片描述

XADC in PL
在这里插入图片描述
CLK for each bank
在这里插入图片描述
3. ASCII package pin
https://www.xilinx.com/support/packagefiles/zynq7000-pkgs.htm
在这里插入图片描述

ASCII Pinout File/Package diagram
找到对应的引脚IO map(ASCII package pin)
在这里插入图片描述
在这里插入图片描述

文章来源:https://blog.csdn.net/weixin_39305628/article/details/135667558
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。
最新文章