【INTEL（ALTERA）】 quartus 使用F-Tile HDMI IP 编译时间长怎么办

说明

由于采用固定速率链路 （FRL） 的 F-Tile HDMI 英特尔? FPGA IP设计示例中存在 SDC 问题，用于生成重新配置文件的 SDC 约束导致 fitter 阶段在编译期间花费更长的时间。

解决方法

对于英特尔? Quartus? Prime Pro Edition 软件版本 22.3，可提供修补程序来修复此问题。

通过以下链接下载并安装?0.45 补丁：

• 适用于 Windows 的 版本 22.3 补丁 0.45 （.exe）
• 版本 22.3 补丁 0.45 Linux （.run）
• 版本 22.3 补丁 0.45 的自述文件 （.txt）

对于英特尔? Quartus? Prime Pro Edition 软件版本 22.4，可提供修补程序来修复此问题。

通过以下链接下载并安装?0.28 补丁：

• 适用于 Windows 的 版本 22.4 补丁 0.28 （.exe）
• 版本 22.4 补丁 0.28 Linux （.run）
• 版本 22.4 补丁 0.28 的自述文件 （.txt）

从 英特尔? Quartus? Prime 专业版软件的 23.1 版开始，此问题已修复。