搞定ESD（九）：静电放电之PCB设计

发布时间：2024年01月23日

文章目录

一、PCB叠层设计优化ESD性能
- 1.1 PCB叠层设计对ESD性能影响机理分析
- 1.2 PCB叠层设计优化改善ESD问题案例
二、PCB布局设计优化ESD性能
- 2.1 PCB布局静电放电案例（一）
- 2.2 PCB布局静电放电案例（二）
三、PCB布线设计优化ESD性能

文章来源:https://blog.csdn.net/Albert992/article/details/135685355
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若内容造成侵权/违法违规/事实不符，请联系我的编程经验分享网邮箱：chenni525@qq.com进行投诉反馈，一经查实，立即删除！