MSI模块应用:可变N进制计数器设计

发布时间:2024年01月22日

将集成组合逻辑电路模块和时序逻辑电路模块结合起来实现某种电路功能,一般多见于译码器、数据选择器和计数器的综合应用,以实现节拍信号发生器或序列信号发生器。本文介绍另一种题型,即数值比较器和计数器的综合应用。(典型试题)

挑战★★★★★

题1 由4位二进制计数器74161(功能表略)和4位数值比较器74LS85构成的时序电路如图1所示。试求:

⑴该电路的状态转换图;

⑵简述电路的逻辑功能。

⑶该电路对你有何启发?能否据此设计一个可变 N N N N < 16 N<16 N<16)进制计数器?

在这里插入图片描述

图1

解析:⑴由电路图可知,当 A 3 A 2 A 1 A 0 = Q 3 Q 2 Q 1 Q 0 = 1101 A_3A_2A_1A_0=Q_3Q_2Q_1Q_0=1101 A3?A2?A1?A0?=Q3?Q2?Q1?Q0?=1101时,数值比较器的输出比较结果使 L D  ̄ = 0 \overline{LD}=0 LD=0,下一个计数脉冲到来,计数器置 D 3 D 2 D 1 D 0 = 0011 D_3D_2D_1D_0=0011 D3?D2?D1?D0?=0011,因此该计数器包含13-3+1=11个计数状态,构成11进制计数器,作状态转换图如图2所示。

在这里插入图片描述

图2

⑵综上分析,该电路为11进制计数器,由状态图可知,电路可以自启动,进入计数状态后,在0011~1101之间循环计数。

⑶受原电路启发,只需要确定适当的计数器状态初值(预置值),通过设置数值比较器的另一个数据 B B B(决定计数器的最后一个计数状态),即可实现不同进制计数器。

要实现 N N N N < 16 N<16 N<16)进制计数器,应设 D 3 D 2 D 1 D 0 = 0001 D_3D_2D_1D_0=0001 D3?D2?D1?D0?=0001,将可变数据 N N N(设 N = N 3 N 2 N 1 N 0 N=N_3N_2N_1N_0 N=N3?N2?N1?N0?)接到比较器数据 B B B输入端,即 B 3 B 2 B 1 B 0 = N 3 N 2 N 1 N 0 B_3B_2B_1B_0=N_3N_2N_1N_0 B3?B2?B1?B0?=N3?N2?N1?N0?。设计结果如图3所示。

在这里插入图片描述

图3

更多内容,欢迎关注下方公众号!

文章来源:https://blog.csdn.net/hiworld2014/article/details/135737223
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。