RV CORE梳理
发布时间:2023年12月20日
CACHE Register Definitions
#define CACHE_MHCR_L0BTB_Pos 12U
#define CACHE_MHCR_L0BTB_Msk (0x1UL << CACHE_MHCR_L0BTB_Pos)
#define CACHE_MHCR_BPE_Pos 5U
#define CACHE_MHCR_BPE_Msk (0x1UL << CACHE_MHCR_BPE_Pos)
#define CACHE_MHCR_RS_Pos 4U
#define CACHE_MHCR_RS_Msk (0x1UL << CACHE_MHCR_RS_Pos)
#define CACHE_MHCR_WA_Pos 3U
#define CACHE_MHCR_WA_Msk (0x1UL << CACHE_MHCR_WA_Pos)
#define CACHE_MHCR_WB_Pos 2U
#define CACHE_MHCR_WB_Msk (0x1UL << CACHE_MHCR_WB_Pos)
#define CACHE_MHCR_DE_Pos 1U
#define CACHE_MHCR_DE_Msk (0x1UL << CACHE_MHCR_DE_Pos)
#define CACHE_MHCR_IE_Pos 0U
#define CACHE_MHCR_IE_Msk (0x1UL << CACHE_MHCR_IE_Pos)
#define CACHE_INV_ADDR_Pos 5U
#define CACHE_INV_ADDR_Msk (0xFFFFFFFFUL << CACHE_INV_ADDR_Pos)
文章来源:https://blog.csdn.net/qq_38537501/article/details/135117430
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。
如若内容造成侵权/违法违规/事实不符,请联系我的编程经验分享网邮箱:chenni525@qq.com进行投诉反馈,一经查实,立即删除!