防止synplify优化ILA模块或信号

发布时间:2023年12月25日

摘要:synplify综合的时候会优化掉没有用到的信号或者模块,为防止synplify优化ILA或信号特记录此方法;

我使用的是synplify_pro

compile完成之后,可以打开synplify图形化的网表

1.防止synplify优化wire信号

在vivado里面一般可以用mark_debug解决

但是在synplify需要用 /*synthesis syn_keep=1*/,如下:

2.防止synplify优化reg信号

同理,使用:

/*synthesis preserve=1*/

3.防止synplify优化ILA模块

使用:

/*synthesis syn_noprune=1*/

xilinx会在stub.v里面声明黑盒,但是貌似不会防止synplify优化ila

总结:

学无止境

参考文章:

Synaplify综合Removing-CSDN博客

文章来源:https://blog.csdn.net/Y__Yshans/article/details/135204634
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。