数字集成电路VLSI复习笔记

发布时间：2024年01月13日

image-20240108220153003

逻辑门符号

电路逻辑门图形符号汇总- blogernice - 博客园

Inverter

image-20240110173857772

CMOS NAND Gate

image-20240110173948941

CMOS NOR Gate

image-20240110174027613

MOS Capacitor

nmos cutoff

image-20240110195529891

image-20240110195542785

Linear

image-20240110195639876

image-20240110195802261

Saturation

image-20240110195904672

image-20240110195915369

Channel Charge

image-20240110200217954

Carrier velocity

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

nMOS Linear I-V

image-20240110200550047

nMOS Saturation I-V

image-20240110200641271

Summary

image-20240110200716620

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

nMOS Operation

image-20240110211248752

pMOS Operation

image-20240110211320382

Inverter Step Response

image-20240110212234782

Delay Definitions

image-20240112213841347

image-20240110212534141

image-20240110212553442

image-20240110212659209

3-input NAND Caps

image-20240110213317440

Elmore Delay

image-20240110213448059

Estimate rising and falling propagation delays of a 2-input NAND driving h identical gates

image-20240110213818380

image-20240110213906535

image-20240110214115041

多米诺电路

image-20240112213659257

image-20240112213750498

逻辑努力

image-20240111101621712

image-20240111130544337

image-20240111132648169

image-20240111132714647

推气泡法

image-20240110170818889

image-20240110170835482

请简要说明动态逻辑电路输出单调性特点，对输入信号的单调特征有什么样
的要求，如果两个电路需要级联时应该如何设计两个电路的连接。（12 分）
答案：
由于动态电路具有单调降的输出电压，即在预充电之后上拉网络输出电压依靠输
出电容保持高电平输出，没有上拉充电回路（4 分）；输出电压降低后不能再升
高，输入信号的电压需要单调升高的，保证动态逻辑门电路下拉网络放电仅有一
次，因此两个动态逻辑电路不能直接级联（4 分）。在一个动态逻辑电路后连接
一个静态逻辑门反相（如反相器），改变输入单调性，然后再与动态逻辑电路级
联构成多米诺电路的形式（4 分）。

image-20240110171358988

该电路具有或非逻辑功能（4 分），

image-20240110171438220

噪声容限

image-20240113102143535

反相器的速度

image-20240113102216108

反相器功耗

image-20240113102307268

方向器设计：综合

image-20240113102408061

例题

image-20240113102433844

image-20240113102543467

image-20240113102606191

集成电路低功耗设计

集成电路为何需要低功耗？

功耗来源

image-20240112222957736image-20240113103019886

image-20240113103042172

image-20240113103103674

image-20240113103128176

符合逻辑门动态功耗

image-20240113103312637

image-20240113103415389

image-20240113103434503

减少漏电流-多阈值逻辑电路

image-20240113104019952

CMOS和PMOS晶体管串联和并联

image-20240113111947703

image-20240113112015157

image-20240113112305254

与非门NAND

image-20240113112500297

或非门

image-20240113112516694

image-20240113112606269

VLSI 设计方法

image-20240108193732711

image-20240108193821503

image-20240108193859272

世界集成电路发展历程

image-20240108193952399

image-20240108194014717

版图设计理念

image-20240108194336742

VLSI设计主要流程

image-20240108194424808

MOS晶体管结构

image-20240108194636972

PN结单向导电——集成电路的基础

image-20240108194820741

image-20240108194951408

载流子是源到漏，电流是漏到源

mos 晶体管工作原理

image-20240108195813705

V D S ——源漏电压 V_{DS} —— 源漏电压 VDS?——源漏电压

V G S ——栅源电压 V_{GS}——栅源电压 VGS?——栅源电压

image-20240108215420185

饱和区工作条件image-20240108215238621

MOS管的转移特性
  • 是指 I D S I_{DS} IDS? 随着 V G s V_{Gs} VGs? 的变化关系
MOS晶体管的电学本质

image-20240108220614666

PMOS 晶体管

image-20240108220826520

两类MOS晶体管

image-20240108220957765

MOS管符号

image-20240108221329642

CMOS结构及其优势

image-20240108221625218

image-20240108221707735

image-20240108221737378

CMOS反相器设计

image-20240108222140614

PMOS 高电平是源，低电平是漏；

image-20240108222205923

所以两个漏极相连

image-20240109100118020

静态分析

image-20240109100254134

image-20240109101807204

image-20240109101849541

CMOS逻辑门构造

与非门设计方法

image-20240109103612096

image-20240109104559765

image-20240109113353676

image-20240109104820664

image-20240109110534043

nmos 为1，pmos为2。

image-20240109112923893

异或门和同或门

image-20240109213503797

传输门

image-20240109215242979

源和漏之间可以传

image-20240109215425963

源和漏是不分的，只有人分析的时候才分

三态门

image-20240109220206168

image-20240109220222749

image-20240109220251741

image-20240109220304926

时序逻辑

如何锁存信号-正反馈

image-20240110104028040

image-20240110104200799

D 触发器

image-20240110104311232

image-20240110104759306

触发器的时序参数

image-20240110104915001

image-20240110110746745

image-20240110110803536

时序逻辑的性能优化

image-20240110112427447

image-20240110112515846

image-20240110112531124

image-20240110112628425

image-20240110112716945

image-20240110112910024

时序逻辑的功耗优化

静态功耗和动态功耗-电容充放电。

降低时钟的负载

image-20240110113233134

跟主从式结构区别——反馈环路

image-20240110113458594

image-20240110113519135

image-20240110113708830

偏差和抖动对电路的影响

image-20240110145159248

image-20240110145339327

image-20240110145528660

image-20240110145537988

image-20240110145718897

抖动一定使性能下降

正的偏差可以使性能上升，反之下降 。

工艺与设计接口

image-20240110152930552

image-20240110155129273

逻辑努力

image-20240110162853547

image-20240110163115570

image-20240110163130561

文章来源:https://blog.csdn.net/qq_46264636/article/details/135567578
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。
最新文章