【INTEL（ALTERA）】错误 （13452）模块“altera_pll_reconfig_top”没有名为“WAIT_FOR_LOCK”的参数8

说明

由于英特尔? Quartus? Prime Pro Edition 软件 21.3 及更早版本存在问题，将 HDMI 英特尔? Arria? 10 FPGA IP 设计示例和 DisplayPort 英特尔? Arria? 10 FPGA IP 设计示例合并到单个项目中时，将出现以下错误。

错误 （13452）：pll_hdmi_reconfig.v（35） 中的 Verilog HDL 模块实例化错误：模块“altera_pll_reconfig_top”没有名为“WAIT_FOR_LOCK”的参数。

解决方法

要在当前版本的 英特尔? Quartus? Prime 设计软件中解决此问题，请将?pll_hdmi_reconfig.qip?文件中的库选项从?“altera_pll_reconfig_XXX”替换为“pll_hdmi_reconfig”。