R128是一颗专为“音视频解码”而打造的全新高集成度 SoC,主要应用于智能物联和专用语音交互处理解决方案。
R128硬件系统基本工作流程如下:
R128硬件系统组成如下表:
系统 | 说明 |
---|---|
CPU小系统 | 时钟,复位,中断,系统配置 |
存储系统 | PSRAM,SPI NAND/SPI NOR/EMMC/SD CARD |
音频系统 | MIC IN、FMIN、IIS/PCM/TDM、DMIC、LINEOUT |
输入输出子系统 | RGB、SD CARD、USB OTG/HOST、TWI、UART、PWM、GPADC、TPADC、CSI、 IR TX/RX 等 |
电源系统 | DCDC、LDO |
无线 | WIFI/BT |
其他 | 功放、LED |
R128 CPU小系统包括时钟系统,系统配置 PIN、复位系统和 Debug 部分。
R128 硬件系统包含 DCXO 40M/RTC 32.768K 两个时钟,对应时钟信号说明如表所示。
信号名 | 信号描述 | 应用说明 |
---|---|---|
HXTAL_IN | DCXO晶振输入 | 默认使用 40M晶振,频率误差为 10PPM; |
HXTAL_OUT | DCXO晶振输出 | 默认使用 40M晶振,频率误差为 10PPM; |
LXTAL_IN | 32K晶振输入 | 32.768K晶振电路,频率误差为 20PPM |
LXTAL_OUT | 32K晶振输出 | 32.768K晶振电路,频率误差为 20PPM |
RTC 32.768K时钟可以从内部 RC振荡电路产生,可不使用外部 32K晶振。
R128小系统配置 PIN说明如表所示。
信号名 | 信号说明 | 应用说明 |
---|---|---|
RESET | system reset | 1,系统复位 PIN 2,Watchdog 输出 PIN |
CHIP-PWD | Chip power down/System reset | 1,内部 PMU 下电控制 pin; 2,系统复位 pin |
PA1/FEL0 | FEL功能选择 pin 0 | 当[FEL0,FEL1]= 00时,SOC进入 FEL升级状态 |
PA2/FEL1 | FEL功能选择 pin 1 | 当[FEL0,FEL1]= 00时,SOC进入 FEL升级状态 |
晶振参数不得随意更改,需保证晶体自身负载电容、外挂匹配电容、PCB走线负载电容三者匹配。
晶振参数不得随意更改,需保证晶体自身负载电容、外挂匹配电容、PCB走线负载电容三者匹配。
R128可以选择使用外部复位 IC提供复位信号,也可以使用内部复位源。
R128支持 USB(OTG)、UART、JTAG与 SWD 等多种调试方式,客户可根据需要选择合适的调试方式,建议在设计时对相应的调试接口预留测试点方便后续调试验证。
R128集成 PMU,外部仅需提供 VBAT 电源即可满足 R128 电源应用需求,其他电源由内部 PMU 产生。
R128 SOC端各电源要求滤波电容容值如下:
VDD_SENSE管脚建议放置 1个 4.7uF电容;
VDD_CLK、VDD18_ANA1、VDD18_TX1、VDD18_ANA2、VDD18_TX2电源 pin建议各放置 1个 100nF电容,靠近管脚放置;
VDD_RTC建议放置 1个 1uF电容,靠近管脚放置;
VDD_SYS1、VDD_SYS2建议各放置 1 个 1uF电容,靠近管脚放置;
VDD_AON建议放置 1个 1uF电容,VDD12_PSM 建议放置 1 个 100nF 电容,靠近管脚放置;
VDD_3V3建议放置 1个 1uF电容, VDD33_LB1、VDD33_LB2 建议各放置 1 个 100nF 电容,靠近管脚放置;
R128各模块供电采用内部 PMU,其上电时序如图所示,时序描述如下:
当使用外部 DCDC 或 LDO为 R128 的 VDD_IO1、VDD_IO2和 VDD_IO_5VTOL进行供电时,为避免电源从 IO漏电导致 SOC启动失败,建议使用 EXT_LDO(pin VDD_3V3)对外部 DCDC或 LDO 进行时序控制。
R128下电时序如图所示,时序描述如下:
R128内置 PSRAM,无需外部电路,只需满足 R128 电源设计要求即可。
R128支持合封 SPI Nor FLSAH,支持外挂 SPI Nand/Nor、eMMC,设计说明如下:
R128 有PA/PB 2 组GPIO,GPIO 逻辑电平与供电电压有关。
GPIO 分组 | 控制器电源域 | IO电源域 | IO电压 |
---|---|---|---|
PA0~PA14 | VDD-SYS | VDD-IO2 | 3.3V/1.8V |
PA18~PA23 | VDD-SYS | VDD-IO2 | 3.3V/1.8V |
PA16~PA17 | VDD-SYS | VDD-IO-5VTOL | 5V/3.3V/1.8V |
PA15 | VDD-SYS | VDD-IO1 | 3.3V/1.8V |
PA24~PA29 | VDD-SYS | VDD-IO1 | 3.3V/1.8V |
PB0~PB15 | VDD-SYS | VDD-IO1 | 3.3V/1.8V |
R128集成 LEDC功能,可以直接驱动集成式 LED。
集成式 LED一般供电范围是 3.5~5.3V,Vih必须大于 0.7*VDD,如 WS2812C。当 VDD为 5V供电时,Vih必须大于 3.5V,已超出 SOC IO输出电压范围。解决方案:
R128 USB接口具有 HOST和 OTG功能,在产品功能定义上需要注意区别。
音频设计建议如下:
MIC和 AEC参考设计如图所示。AEC 回路电阻电容参数与功放输出幅度和算法公司要求有关,参数以实际开发环境为准。
支持 1 路 GPADC 接口,12bit采样分辨率,9bit采样精度,单通道最高采样率为 1MHz,最大支持 8 通道,可以用作按键功能或采集电池电压使用。
R128 支持一路 RGB屏接口和一路 SPI屏接口。其中 RGB屏接口可支持并行 RGB666 模式(1024x768@60fps)、串行 RGB模式(800x480@60fps)和 i8080模式(800x480@60fps),各种模式下管脚功能描述如下表。
SPI屏支持以下几种模式:
3 线 1 DATA | 3 线 2 DATA | 4线1 DATA | 4线2 DATA | 2 DATA Lane |
---|---|---|---|---|
DBI-CSX | DBI-CSX | DBI-CSX | DBI-CSX | DBI-CSX |
/ | / | DBI-DCX | DBI-DCX | / |
DBI-SCLK | DBI-SCLK | DBI-SCLK | DBI-SCLK | DBI-SCLK |
DBI-SDA | DBI-SDO | DBI-SDA | DBI-SDO | DBI-SDA |
/ | DBI-SDI | / | DBI-SDI | WRX |
DBI-TE | DBI-TE | DBI-TE | DBI-TE | DBI-TE |
SPI | DBI |
---|---|
SPI1-CS | DBI-CSX |
SPI1-CLK | DBI-SCLK |
SPI1-MOSI | DBI-SDO/SDA |
SPI1-MISO | DBI-SDI(WRX)/TE/DC X |
SPI1-HOLD | DBI-DCX/WRX |
SPI1-WP | DBI-TE |
PIN脚 | CSI接口 | 说明 | DVP |
---|---|---|---|
PA18/PB0 | NCSI0-HSYNC | 摄像头行同步 | HSYNC |
PA19/PB1 | NCSI0-VSYNC | 摄像头场同步 | VSYNC |
PA20/PB14 | NCSI0-PCLK | 摄像头像素时钟 | PCLK |
PA21/PB15 | NCSI0-MCLK | 摄像头主时钟 | MCLK |
PA22 | NCSI0-D0 | Parallel CSI Data | Y2 |
PA23 | NCSI0-D1 | Parallel CSI Data | Y3 |
PA27 | NCSI0-D2 | Parallel CSI Data | Y4 |
PA26 | NCSI0-D3 | Parallel CSI Data | Y5 |
PA29 | NCSI0-D4 | Parallel CSI Data | Y6 |
PA25 | NCSI0-D5 | Parallel CSI Data | Y7 |
PA24 | NCSI0-D6 | Parallel CSI Data | Y8 |
PA28 | NCSI0-D7 | Parallel CSI Data | Y9 |
射频输出端口(ANT pin)无需匹配电路,但可预留天线 PI 型匹配电路。如上图所示。为了方便天线PI型匹配电路调试,需在射频输出端口与天线间预留 0Ω电阻 WR1。如图所示。
因 R128 芯片射频前端已设计滤波器用于射频认证时滤除谐波杂散,因此,硬件方案端只需要预留一个PI型匹配电路用于匹配天线,无需额外多预留一个 PI型滤波网络用于滤除谐波杂散。