文献原文：Dynamic Element Matching Techniques for Static and Dynamic Errors in Continuous-Time Multi-Bit Modulators
由于静态元件不匹配，多位调制器存在非线性，这会降低其性能。处理元件失配有两种常用方法：（1） 模拟/数字校准， （2） 动态元件匹配 （DEM）。校准技术通常需要对器件失配有一些先验的了解，并非常精确地测量失配误差。相比之下，DEM 技术不需要任何有关设备不匹配的信息。此外，DEM 技术是纯数字化的，因此易于扩展。它们在先进技术节点上消耗的功耗和面积都很低。
文献中已经报道了几种 DEM 技术。[4] 中的技术通过随机选择元素来白化元素不匹配。数据加权平均（DWA）技术[5]–[7]可以通过桶形移动元素选择模式来消除一阶形状元素失配。更高阶的失配整形可以通过更先进的DEM算法完成[8]–[12]。
除了静态失配外，CT调制器还受到码间干扰（ISI）的影响，这不会影响DT调制器。ISI是一种动态误差，在DAC元件转换期间出现，在单bit和多bit CT调制器中都存在。与静态失配不同，ISI误差随采样频率的增加而增加。因此，对于高速CT调制器来说，问题更大。ISI 可能由不对称的开断开关、时钟偏差和寄生记忆效应（Parasitic memory effect，疑似：有缺陷的电阻节点上存在寄生节点电容会引起SRAM器件中电路电气行为的动态变化，这可称为寄生记忆效应。）引起。
减少 ISI 误差的模拟方法是使用归零 （return to zero, RZ） 编码。但是，与不归零 （non return to zero, NRZ） 编码相比，它提高了对时钟抖动的敏感度。RZ编码还会降低相同DAC总功率下的输出信号幅度，并在输出波形中引入较大的不连续性。这反过来又增加了输出滤波器的线性度和压摆率要求。
研究人员试图通过减少DAC中导通和关断开关之间的不对称性来减少ISI误差。[13]中的技术通过调整开关晶体管的阈值来控制开/关延迟。[14]的工作表明，差分DAC可以通过使用相对快速和相同的晶体管来降低ISI。[15]的工作报告说，他们可以通过仅使用原生NMOS晶体管来构建电流控制DAC来减少ISI误差。这些技术依赖于确保开关之间良好匹配的能力。
[16]–[18]技术使用脉宽调制（PWM）来强制DAC的开关速率由PWM载波频率主导，因此与输入无关。因此，<