竞争:由于每条途径延迟时间不同
冒险:竞争有先有后产生毛刺
仿真时,一般采用加#0延时,多个#0无法判定→非阻塞赋值
仿真器对一个timeslot内语句的执行是按照一定的时间顺序执行的,sv对其进行了更丰富的区域划分
sv中,为了区分验证和RTL事件,tb代码都包含在program模块中,program内部不能包含module、interface、program
理解
无interface时,tb是rtl的top
有interface时,tb和rtl同级,还可以延伸出更多的同级文件,top层作为时钟发生器生成时钟激励
SV使用接口来连接不同模块,它连接了DUT和验证平台
使用接口的仲裁器和使用接口的测试平台
interface连接接口和端口,管理端口
为了指定方向,使用modport将接口中的信号分组
结果如接口中相同
要注意写$finish();,否则仿真卡顿