vivado 定义板文件板

发布时间：2024年01月20日

定义板文件板

＜board＞标记是板文件的根。它包括识别基本信息的属性关于董事会。

<board schema_version="2.1" vendor="xilinx.com" name="kc705"

display_name="Kintex-7

KC705 Evaluation Platform" url="www.xilinx.com/kc705"

preset_file="preset.xml"

image="kc705_board.jpeg">

<file_version>1.2</file_version>

<description>Kintex-7 KC705 Evaluation Platform</description>

＜board＞标签的属性及其用法如下：

定义＜board＞时，以下属性和标记是必需的：schema_version，vendor、name、display_name、<file_version>和<compatible_board_previsions>。

提示：“preset_file=”属性是可选的，但支持通用预设机制是必需的。看见有关详细信息，请了解预设文件。Board文件中的第一级标记下表列出了可以嵌套在schema的＜board＞标签下的一级标签2.1版Board文件：

兼容的董事会修订

此标记列出当前板文件所应用的板的兼容修订。更改到物理板也可能触发板文件的更改，因此会触发新的板<file_version>。但是，对董事会文件的修订可能不需要对物理板对物理板的修订可以包括不需要更新的板文件。因此，板文件可以支持对物理板。

提示：可以在不触发对板文件的修订的情况下对板进行修订。因此板文件可用于定义多个板修订。<compatible_board_previsions>标记包括一个或多个<revision>标记，这些标记列出支持的董事会修订：

<revision>标签包括中列出的每个修订的索引“id”<compatible_board_previsions>标记。在以下示例中，id为“0”，支持“1.1”董事会的修订。

<compatible_board_revisions>

</compatible_board_revisions>

参数

＜parameters＞标签用于列出板的其他参数。它包括一个或更多嵌套的＜parameter＞标签，用于定义板的不同功能或属性。每个＜parameter＞都包括多个属性，如表4所定义：＜parameter＞属性。

<parameter name="heat_sink_temperature" value_type="range"

value_min="20.0"

value_max="30.0"/>

</parameters>

跳线

<跳线>部分列出了板上存在的所有跳线，这些跳线可能会影响板上的＜components＞或＜interfaces＞。＜跳线＞标记包括多个嵌套＜跳线＞标签。

提示：请注意，板上的开关也是使用＜跳线＞标签定义的。

<description>Impacts connection between flash_qspi and flash_bpi.If

value=true, flash_qspi will be enabled</description>

</jumper>

<description>Impacts connection between flash_qspi and flash_bpi.If

value=true, flash_bpi will be enabled</description>

</jumper>

</jumpers>

下面提供了<跳线>标记的属性和标记的简短描述。

组件

重要！<component>部分是板文件中非常重要的一部分，因为它定义了板上的组件，以及组件的不同操作模式，以及启用这些模式所需的设置。本节列出了板上的所有组件，以及零件等详细信息名称、组件类型和供应商。组件的一些示例包括AMD FPGA，DDR3、四SPI闪存、以太网Phy、LED和DIP开关。<components>部分包括一个或多个嵌套的＜component＞标记。

<component name="part0" display_name="Kintex-7 KC705 Evaluation Platform"

type="fpga" part_name="xc7k325tffg900-2" pin_map_file="part0_pins.xml"

vendor="xilinx" spec_url="www.xilinx.com/kc705">

<description>FPGA part on the board</description>

</component>

<component name="ddr3_sdram" display_name="DDR3 SDRAM" type="chip"

sub_type="ddr3"

major_group="External Memory" part_name="MT8JTF12864HZ-1G6G1"

vendor="Micron"

spec_url="www.micron.com/memory">

<description>1 GB DDR3 memory SODIMM </description>

</component>

</components>

在KC705板文件中，第一个声明的组件是“part0”，它是AMD FPGA设备。板上的AMD设备，列为“fpga”类型的组件，应命名为part0。附加的＜component＞元素定义了板上的其他组件，以及所需的任何接口从AMD设备连接到板组件。下表解释了<component>标记的不同属性和<tags>：

Board文件中定义的＜components＞列在Vivado IP的Board选项卡中集成商。组件根据的“major_group=”属性进行分组<component>元素，并显示“display_name=”。

双击“板”选项卡中的组件打开“连接板组件”对话框Vivado IP集成商。这使您可以选择要添加到的设计画布中的首选IP框图，实现必要的信号接口以连接到上的组件董事会。

参数

＜component＞的参数用于指定组件的附加细节，如时钟时钟组件的频率。＜parameters＞部分可以包括一个或多个嵌套在中的＜parameter＞标记。每个＜parameter＞都有一个“name”和“value”属性对。

</parameters>

重要！<board>对象的<parameters>与

<component>对象的<parameters>。

引脚

<pins>部分列出了定义的<component>上的所有引脚以及相关的属性用那些针。<pins>部分可以包括嵌套在其中的一个或多个<pin>标记。<component pin_map_file=“”>属性可以定义相同的属性。但是，<pins>部分中定义的属性值优先于属性值在“pin_map_file=”中定义。

提示：您可以使用<pins>部分定义<component>的所有引脚，并消除对“pin_map_file”。通过<pins>部分，可以使用覆盖在“pin_map_file”中定义的常规端号特性特定情况下的特定属性值。例如，当引脚具有不同属性，如IOSDARD，共享FPGA（或任何其他组件）的相同引脚通过开关或跳线，可以在中定义引脚属性<

<pins>

</pins>

组件模式

<component_modes>部分描述了组件可以习惯于<component_modes>部分可以包括一个或多个<component_mode>标记嵌套在其中。每个组件模式都包括相关接口、首选IP和启用依赖关系。

<component name="phy_onboard" display_name="Onboard PHY" type="chip"

sub_type="ethernet" major_group="Ethernet Configurations"

part_name="M88E1111_BAB1C000" vendor="Marvell" spec_url="www.marvell.com">

<description>PHY on the board</description>

</parameters>

<component_modes>

<component_mode name="mii" display_name="MII mode">

<description>To enable this mode jumpers need to be {J29_P1_P2 true}

{J30_P1_P2 true} {J64 false}</description>

</interfaces>

<preferred_ips>

<preferred_ip vendor="xilinx.com" library="ip" name="axi_ethernet"

order="0"/>

</preferred_ips>

</component_mode>

<component_mode name="gmii" display_name="GMII mode">

<description>To enable this mode jumpers need to be {J29_P1_P2 true}

{J30_P1_P2 true} {J64 false}</description>

</interfaces>

<preferred_ips>

<preferred_ip vendor="xilinx.com" library="ip" name="axi_ethernet"

order="0"/>

</preferred_ips>

</component_mode>

</component>

当在Board选项卡中选择组件的一种模式时，此中列出的所有接口模式自动添加到IP积分器中。模式中接口的顺序定义中的顺序接口应该连接到哪个。如果没有提到订单，接口将添加到IP中积分器，按列表中提到的顺序排列。对于<component_mode>下列出的<interfaces>，“optional=”属性有助于筛选当您连接Vivado IP集成器的Board选项卡中的接口时，IP的。默认值是“optional=false”，这意味着IP必须为所使用的模式列出此接口。如果“optional=true”指定模式不需要该接口。当“optional=true”时，任何IP它具有所需的接口，但没有可选的接口，也将列出用于所使用的组件模式。

</interfaces>

提示：<component_modes>中提到的首选IP的优先级高于中提到的IP单个＜接口＞。

<enablement_dependences>列出了启用特定跳线所需的跳线设置＜component_mode＞。有关要在板上使用的跳线设置的信息，基于在选定的组件模式下，在Vivado Design Suite中提供。

<enablement_dependencies>

<jumper name="J64">false</jumper>

</jumpers>

</enablement_dependencies>

文章来源:https://blog.csdn.net/cckkppll/article/details/135721096
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若内容造成侵权/违法违规/事实不符，请联系我的编程经验分享网邮箱：chenni525@qq.com进行投诉反馈，一经查实，立即删除！