【计算机组成原理】期末复习试卷

目录

第一套试卷

第一套答案

第二套试卷

第二套答案

第三套试卷

第四套试卷

剩余试卷下载

第一套试卷

一、选择题（共20分，每题1分）
1．冯·诺伊曼机工作方式的基本特点是______。
A．多指令流单数据流；
B．按地址访问并顺序执行指令；
C．堆栈操作；
D．存储器按内容选择地址。
2．程序控制类指令的功能是______。
A．进行主存和CPU之间的数据传送；
B．进行CPU和设备之间的数据传送；
C．改变程序执行的顺序；
D．一定是自动加+1。
3．水平型微指令的特点是______。
A．一次可以完成多个操作；
B．微指令的操作控制字段不进行编码；
C．微指令的格式简短；
D．微指令的格式较长。
4．存储字长是指______。
A．存放在一个存储单元中的二进制代码组合；
B．存放在一个存储单元中的二进制代码位数；
C．存储单元的个数；
D．机器指令的位数。
5．CPU通过______启动通道。
A．执行通道命令；
B．执行I/O指令；
C．发出中断请求；
D．程序查询。
6．对有关数据加以分类、统计、分析，这属于计算机在______方面的应用。
A．数值计算；
B．辅助设计；
C．数据处理；
D．实时控制。
7．总线中地址线的作用是______。
A．只用于选择存储器单元；
B．由设备向主机提供地址；
C．用于选择指定存储器单元和I/O设备接口电路的地址；
D．即传送地址又传送数据。
8．总线的异步通信方式______。
A．不采用时钟信号，只采用握手信号；
B．既采用时钟信号，又采用握手信号；
C．既不采用时钟信号，又不采用握手信号；
D．既采用时钟信号，又采用握手信号。
9．存储周期是指______。
A．存储器的写入时间；
B．存储器进行连续写操作允许的最短间隔时间；
C．存储器进行连续读或写操作所允许的最短间隔时间；
D．指令执行时间。
10．在程序的执行过程中，Cache与主存的地址映射是由______。
A．操作系统来管理的；
B．程序员调度的；
C．由硬件自动完成的；
D．用户软件完成。
11．以下叙述______是正确的。
A．外部设备一旦发出中断请求，便立即得到CPU的响应；
B．外部设备一旦发出中断请求，CPU应立即响应；
C．中断方式一般用于处理随机出现的服务请求；
D．程序查询用于键盘中断。
12．加法器采用先行进位的目的是______ 。
A．优化加法器的结构；
B．节省器材；
C．加速传递进位信号；
D．增强加法器结构。
13．变址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量）；
B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址；
D．寄存器内容加上形式地址。
14．指令寄存器的位数取决于______。
A．存储器的容量；
B．指令字长；
C．机器字长；
D．存储字长。
15．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。
A．同步控制；
B．异步控制；
C．联合控制；
D．人工控制。
16．下列叙述中______是正确的。
A．控制器产生的所有控制信号称为微指令；
B．微程序控制器比硬连线控制器更加灵活；
C．微处理器的程序称为微程序；
D．指令就是微指令。
17．CPU中的译码器主要用于______ 。
A．地址译码；
B．指令译码；
C．选择多路数据至ALU；
D．数据译码。
18．直接寻址的无条件转移指令功能是将指令中的地址码送入______。
A．PC；
B．地址寄存器；
C．累加器；
D．ALU。
19．DMA方式的接口电路中有程序中断部件，其作用是______。
A．实现数据传送；
B．向CPU提出总线使用权；
C．向CPU提出传输结束；
D．发中断请求。
20．下列器件中存取速度最快的是 。
A．Cache；
B．主存；
C．寄存器；
D．辅存。
二、填空题（共20分，每题1分）
1．完成一条指令一般分为A 周期和 B 周期，前者完成C 操作，后者完成 D 操作。
2．设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占A 位，寻址特征位占 B 位，可直接寻址的范围是C ，一次间址的范围是D 。
3．微指令格式可分为A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。
4．在写操作时，对Cache与主存单元同时修改的方法称作 A ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作B 。
5．I/O与主机交换信息的方式中， A 和B 都需通过程序实现数据传送，其中 C 体现CPU与设备是串行工作的。
6．在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为 A 、 B 和C （均用十进制表示）。
三、名词解释（共10分，每题2分）
1．时钟周期
2．向量地址
3．系统总线
4．机器指令
5．超流水线
四、计算题（5 分）
设机器数字长为8 位（含一位符号位在内），若A = +15，B = +24，求 [A-B]补并还原成
真值。
五、简答题（共15 分）
1．指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定）。
（2 分）
2．除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O 系统各自可采
用什么方法提高机器速度，各举一例简要说明。（4 分）
3．总线通信控制有几种方式，简要说明各自的特点。（4 分）
4．以I/O 设备的中断处理过程为例，说明一次程序中断的全过程。（5 分）
六、问答题（共20 分）
1．已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执
行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些微操作命令？
（8 分）

2．（6 分）一条双字长的取数指令（LDA）存于存储器的100 和101 单元，其中第一个
字为操作码和寻址特征M，第二个字为形式地址。假设PC 当前值为100，变址寄存器XR
的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻
址方式中，取数指令执行结束后，累加器AC 的内容。

3．（6 分）设某机有四个中断源A、B、C、D，其硬件排队优先次序为A > B > C > D，
现要求将中断处理次序改为D > A > C > B。
（1）写出每个中断源对应的屏蔽字。
（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU 执行程序的轨迹。设每个
中断源的中断服务程序时间均为20us。

第一套答案

一、选择题（共20 分，每题1 分）
1．B? ? ? ? ?2．C ????????3．A ????????4．B ????????5．B???????? 6．C???????? 7．C
8．A???????? 9．C ???????10．C ??? ? 11．C ??????12．C ??????13．C ??? ? 14．B
15．A ?????16．B???????17．B ??????18．A ???????19．C???????20．C

二、填空题（共20 分，每空1 分）
1．A．取指 ????????B．执行 ????????C．取指令和分析指令???????? D．执行指令
2．A．7???????? B．3???????? C． 214???????? D． 224
3．A．垂直 ????????B．水平 ????????C．垂直
4．A．写直达法???????? B．写回法
5．A．程序查询方式???????? B．中断方式???????? C．程序查询方式
6．A．-0 ????????B．-1 ????????C．-127/128

三、名词解释（共10 分，每题2 分）
1．时钟周期
答：时钟周期：节拍，时钟频率的倒数，机器基本操作的最小单位。
2．向量地址
答：向量地址：中断方式中由硬件产生向量地址，可由向量地址找到入口地址。
3．系统总线
答：系统总线是指CPU、主存、I/O（通过I/O 接口）各大部件之间的信息传输线。按传输信息的不同，又分数据总线、地址总线和控制总线。
4．机器指令
答：机器指令由0、1 代码组成，能被机器直接识别。机器指令可由有序微指令组成的微程序来解释，微指令也是由0、1 代码组成，也能被机器直接识别。
5．超流水线
答：超流水线（Super pipe lining）技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。

四、计算题（5 分）

五、简答题（共15 分）
1．答：补码 0.0000000（1 分）
2．答：存储器：采用多体交叉存储器（1 分）
运算器：采用快速进位链（1 分）
控制器：采用指令流水（1 分）
I/O 系统：采用DMA 方式（1 分）
3．答：同步通信：通信双方由统一时标控制数据传送（1 分）
异步通信：采用应答方式通信。（1 分）
半同步通信：统一时钟，可插入等待信号（1分）
分离式通信：都是主设备，充分发挥总线的有效占用。（1分）
4．答：一次程序中断大致可分为五个阶段。
中断请求（1分）
中断判优（1分）
中断响应（1分）
中断服务（1分）
中断返回（1分）

六、问答题（共20分）
1．（8分）答：

2．（6分）答：

（1）800（1分）
（2）300（1分）
（3）600（1分）
（4）500（1分）
（5）700（1分）
（6）200（1分）

七、（共10分）
（1）二进制地址（2分）

（2）需要2片4K×4位ROM（1分）
3片4K×8位RAM（1分）
（3）存储芯片的片选逻辑（6分）

第二套试卷

一、选择题（共20分，每题1分）
1．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是______。
A．直接、立即、间接；
B．直接、间接、立即；
C．立即、直接、间接；
D．立即、间接、直接。
2．存放欲执行指令的寄存器是______。
A．MAR；
B．PC；
C．MDR；
D．IR。
3．在独立请求方式下，若有N个设备，则______。
A．有一个总线请求信号和一个总线响应信号；
B．有N个总线请求信号和N个总线响应信号；
C．有一个总线请求信号和N个总线响应信号；
D．有N个总线请求信号和一个总线响应信号。
4．下述说法中______是正确的。
A．半导体RAM信息可读可写，且断电后仍能保持记忆；
B．半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；
C．半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。
5．DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作______。
A．停止CPU访问主存；
B．周期挪用；
C．DMA与CPU交替访问；
D．DMA。
6．计算机中表示地址时，采用______ 。
A．原码；
B．补码；
C．反码；
D．无符号数。
7．采用变址寻址可扩大寻址范围，且______。
A．变址寄存器内容由用户确定，在程序执行过程中不可变；
B．变址寄存器内容由操作系统确定，在程序执行过程中可变；
C．变址寄存器内容由用户确定，在程序执行过程中可变；
D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；
8．由编译程序将多条指令组合成一条指令，这种技术称做_______。
A．超标量技术；
B．超流水线技术；
C．超长指令字技术；
D．超字长。
9．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用______控制方式。
A．延长机器周期内节拍数的；
B．异步；
C．中央与局部控制相结合的；
D．同步；
10．微程序放在______中。
A．存储器控制器；
B．控制存储器；
C．主存储器；
D．Cache。
11．在CPU的寄存器中，______对用户是完全透明的。
A．程序计数器；
B．指令寄存器；
C．状态寄存器；
D．通用寄存器。
12．运算器由许多部件组成，其核心部分是______。
A．数据总线；
B．算术逻辑运算单元；
C．累加寄存器；
D．多路开关。
13．DMA接口______。
A．可以用于主存与主存之间的数据交换；
B．内有中断机制；
C．内有中断机制，可以处理异常情况；
D．内无中断机制
14．CPU响应中断的时间是______。
A．中断源提出请求；
B．取指周期结束；
C．执行周期结束；
D．间址周期结束。
15．直接寻址的无条件转移指令功能是将指令中的地址码送入______。
A．PC；
B．地址寄存器；
C．累加器；
D．ALU。
16．三种集中式总线控制中，______方式对电路故障最敏感。
A．链式查询；
B．计数器定时查询；
C．独立请求；
D．以上都不对。
17．一个16K×32位的存储器，其地址线和数据线的总和是______。
A．48；
B．46；
C．36；
D．32．
18．以下叙述中错误的是______。
A．指令周期的第一个操作是取指令；
B．为了进行取指令操作，控制器需要得到相应的指令；
C．取指令操作是控制器自动进行的；
D．指令第一字节含操作码。
19．主存和CPU之间增加高速缓冲存储器的目的是______。
A．解决CPU和主存之间的速度匹配问题；
B．扩大主存容量；
C．既扩大主存容量，又提高了存取速度；
D．扩大辅存容量。
20．以下叙述______是错误的。
A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；
B．DMA和CPU必须分时使用总线；
C．DMA的数据传送不需CPU控制；
D．DMA中有中断机制。
二、填空（共20分，每空1分）
1．设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 A ，非零最小正数真值是 B ，绝对值最大的负数真值是 C ，绝对值最小的负数真值是 D （均用十进制表示）。
2．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中，变址寄存器提供 C ，指令提供 D 。
3．影响流水线性能的因素主要反映在 A 和 B 两个方面。
4．运算器的技术指标一般用 A 和 B 表示。
5． 缓存是设在 A 和 B 之间的一种存储器，其速度 C 匹配，其容量与 D 有关。
6．CPU响应中断时要保护现场，包括对 A 和 B 的保护，前者通过 C 实现，后者可通过 D 实现。
三、名词解释(共10分，每题2分)
1．微程序控制
2．存储器带宽
3．RISC
4．中断隐指令及功能
5．机器字长
四、计算题（5分）

五、简答题（共20 分）
1．完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。（4 分）
2．除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6 种以上（含6 种）提高整机速度的措施。（6 分）
3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。（5 分）

4．某机主存容量为4M×16 位，且存储字长等于指令字长，若该机的指令系统具备120
种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（5 分）
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围（十进制表示）；
（3）一次间址的寻址范围（十进制表示）；
（4）相对寻址的位移量（十进制表示）。
六、问答题（共15 分）
1．假设CPU 在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。（8 分）
2．画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（7 分）
七、设计题（10 分）

（1）主存地址空间分配：
????????????????6000H～67FFH为系统程序区；
????????????????6800H～6BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
（3）详细画出存储芯片的片选逻辑图。

第二套答案

一、选择题（共20分，每题1分）
1．C???????? 2．D ????????3．B ????????4．C ????????5．B ????????6．D ????????7．C
8．C???????? 9．C ???????10．B? ? ?? 11．B ???????12．B ??????13．B ??????14．C
15．A???????16．A ??????17．B ??????18．B ??????19．A????????20．A

二、填空（共20分，每空1分）

三、名词解释(共10分，每题2分)
1．微程序控制
答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。
2．存储器带宽
答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。
3．RISC
答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。
4．中断隐指令及功能
答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。
5．机器字长
答：CPU一次能处理的数据位数，它与CPU中寄存器的位数有关。

四、（共5分）

五、简答题（共20 分）
1．（4 分）答：
总线在完成一次传输周期时，可分为四个阶段：
申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；（1 分）
寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；（1 分）
传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；（1 分）
结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。（1 分）
2．（6 分，每写出一种给1 分，最多6 分）
答：
针对存储器，采用高速芯片
针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；
针对存储器，可以采用多体并行结构提高整机的速度；
针对控制器，可以通过指令流水设计技术提高整机的速度；
针对控制器，可以通过超标量设计技术提高整机的速度；
针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；
针对I/O 系统，可以运用DMA 技术不中断现行程序，提高CPU 的效率。
3．（5分）答：（每写对一个屏蔽字1分）
设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：

六、 （共15分）问答题
1．（8分）答：假设进栈操作是先修改堆栈指针后存数，则出栈操作是先读数后修改堆栈指针。
（1）完成中断返回指令组合逻辑控制的微操作命令及节拍安排（4分）

（2）完成中断返回指令微程序控制的微操作命令及节拍安排（4分）